(一)、高速电路板 

    电子技术的发展变化必然给板级设计带来许多新问题和新挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引起的时序及信号完整性问题；第三，工程师希望能在PC平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，PCB板设计有以下三种趋势： 
    高速数字电路(即高时钟频率及快速边沿速率)的设计成为主流。 
    产品小型化及高性能必须面对在同一块PCB板上由于混合信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。 
    设计难度的提高，导致传统的设计流程及设计方法，以及PC上的CAD工具很难胜任当前的技术挑战，因此，EDA软件工具平台从UNIX转移到NT平台成为业界公认的一种趋势。

 
    (二)、高频电路布线技巧 
    高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须的，也是 降低干扰的有效手段． 
    高频电路器件管脚问的引线弯折越少越好．高频电路布线的引线最好采用全 直线，需要转折，可用45°折线或圆弧转折，这种要求在低频电路中仅仅用于 提高铜箔的固着强度，而在高频电路中，满足这一要求却可以减少高频信号对 外的发射和相互问的耦合． 
    高频电路器件管脚的引线越短越好． 
    高频电路器件管脚问的引线层问交替越少越好．也即元件连接过程中所用的 过孔(Via)越少越好．据测，一个过孔可带来约0.5pF的分布电容，减少过孔数 能显著提高速度． 
    高频电路布线，要注意信号线近距离平行走线所引入的串扰，若无法避免平行分布，可在平行信号线的反面布置大面积地来大幅度减少干扰．同一层内的平 行走线几乎无法避免，但是在相邻的两个层走线的方向务必取为相互垂直． 
    对特别重要的信号线或局部单元实施地线包围的措施． 
    各类信号线走线不能形成环路，地线也不能形成电流环路． 
    每个集成电路块(IC)的附近应设置至少一个高频退耦电容，退耦电容尽量靠近器件的Vcc． 
    模拟地线(AGND)、数字地线(DGND)等接往公共地线时要采用高频扼流这一环节．在实际装配高频扼流环节时用的往往是中心穿有导线的高频铁氧体磁珠，可在原理图中把它当做电感，在PCB元件库中单独为它定义一个元件封装，布线前把它手工移动到靠近公共地线汇合的合适位置上． 

    (三)、PCB中电磁兼容性(EMC)设计方法 
    PCB的基材选择及PCB层数的设置、电子元件选择及电子元件的电磁特性、元件布局、元件问互连线的长宽等都制约着PCB的电磁兼容性．PCB上的集成电路芯片(IC)是电磁干扰(EMI)最主要的能量来源．常规的电磁干扰(EMI)控制技术一般包括：元器件的合理布局、连线的合理控制、电源线、接地、滤波电容的合理配置、屏蔽等抑制电磁干扰(EMI)的措施都是很有效的，在工程实践中被广泛应用． 
    1．高频数字电路PCB的电磁兼容性(EMC)设计中的布线规则 
    高频数字信号线要用短线，一般小于2inch(5cm)，且越短越好． 
    主要信号线最好集中在PCB板中心． 
    时钟发生电路应在PCB板中心附近，时钟扇出应采用菊花链或并联布线． 
    电源线尽可能远离高频数字信号线或用地线隔开，电源的分布必须是低感应的(多路设计)．多层PCB板内的电源层与地层相邻，相当于一个电容，起到滤波作用．同一层上的电源线和地线也要尽可能靠近．电源层四周铜箔应该比地层缩进20倍于两个平面层之间距离的尺寸，以确保系统有更好的EMC性能．地平面不要分割，高速信号线如果要跨电源平面分割，应该紧靠信号线放置几个低阻抗的桥接电容． 
输入输出端用的导线应尽量避免相邻平行．最好加线间地线，以免发生反馈耦合． 
    当铜箔厚度为50um、宽度为1-1.5mm时，通过2A的电流，导线温度<3℃．PCB板的导线尽可能用宽线，对于集成电路，尤其是数字电路的信号线，通常选用4mil-12mil导线宽度，电源线和地线最好选用大于40mil的导线宽度．导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定，通常选用4mil以上的导线间距．为减小导线间的串扰，必要时可增加导线间的距离，安插地线作为线间隔离． 
    在PCB板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线．低频电路的地应尽量采用单点并联接地，实际布线有因难时可部分串联后再并联接地．实现模拟和数字电源分割，布线不能跨越分割电源之间的间隙，必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上． 
    在PCB中由电源和地造成的电磁兼容性问题主要有两种，一种是电源噪声，另一种是地线噪声．根据PCB板电流的大小，尽量加大电源线宽度，减小环路电阻．同时，使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力．目前，电源和地平面的噪声只能通过对原型产品的测量或由有经验的工程师凭他们的经验把退耦电容的容量设定为默认的值．

 
    2．高频数字电路PCB的电磁兼容性(EMC)设计中的布局规则 
    电路的布局必须减小电流回路，尽可能缩短高频元器件之间的连线，易受干扰的元器件距离不能太近，输入和输出元件应尽量远离． 
按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向． 
    以每个功能电路的核心元件为中心，围绕它来进行布局．元器件应均匀、整齐、紧凑地排列在PCB上，尽量缩短各元器件之间的引线连接． 
    将PCB分区为独立的合理的模拟电路区和数字电路区，A／D转换器跨分区放置． 
    PCB电磁兼容设计的常规做法之一是在PCB板的各个关键部位配置适当的退耦电容．

 
    (四)、信号完整性(SI)分析 
    信号完整性(Signal Integrity)简称SI，指信号在信号线上的质量，是信号在电路中能以正确的时序和电压作出响应的能力． 
    集成电路芯片(IC)或逻辑器件的开关速度高，端接元件的布局不正确或高速信号的错误布线等都会引起如反射(reflection)、串扰(crosstalk)、过冲(overshoot)、欠冲(undershoot)、振铃(ringing)等信号完整性问题，从而可能使系统输出不正确的数据，电路工作不正常甚至完全不工作． 

    PCB的信号完整性与设计 
    在PCB的设计中，PCB设计人员需要把元器件的布局、布线及每种情况下应采用的何种SI问题解决方法综合起来，才能更好地解决PCB板的信号完整性问题．在某些情况下IC的选择能决定SI问题的数量和严重性．开关时间或边沿速率是指IC状态转换的速率，IC边沿速率越快，出现SI问题的可能性越高，正确地端接器件就很重要． 
    PCB设计中减少信号完整性问题常用的方法是在传输线上增加端接元器件．在端接过程中，要权衡元器件数量、信号开关速度和电路功耗三方面的要求．例如增加端接元器件意味着PCB设计人员可用于布线的空间更少，而且在布局处理的后期增加端接元器件会更加困难，因为必须为新的元件和布线留出相应的空间．因此在PCB布局初期就应当搞清楚是否需要放置端接元器件．